티스토리 뷰

목차



    반응형

    󰊱 효율적인 배선을 위한 기본 가이드라인

    반도체 레이아웃 설계에서 셀 또는 블록의 배치뿐만이 아니라 배선이 매우 중요한데 배선은

    대부분 저항이 낮은 금속성 레이어인 메탈(metal) 레이어를 이용하여 이루어진다. 배선 거

    리가 짧은 경우에는 제한적으로 액티브(active) 레이어 및 폴리(poly) 레이어도 배선에 사용

    될 수 있다. metal1 레이어 배선과의 접점은 액티브 영역(active contact)과 폴리 영역(poly

    contact)으로 구성되며, 그 외에는 인접한 상하위 메탈 간에 비아(via)를 이용한 접점이

    있게 된다. 또한 래치-(latch-up)을 방지하고 누설 전류 및 잡음 특성을 개선하기 위한

    웰 콘택(well contact)과 기판 콘택(substrate contact)이 있다.

     

    각종 콘택을 셀로 만들어 놓으면 배선이 복잡해지는 경우 인스턴스로 적절한 콘택을 사용할 수 있으므로, 다중 콘택이나 전체 레이아웃의 통일성 면에서도 유용하다.

    반도체 레이아웃 설계에서 일반적으로 권장되는 효율적인 배선을 하기 위한 기본적인 가이드라인은 다음과 같다.

    - 가능한 하위 배선 레이어를 이용하여 우선 연결한다. (, 액티브 및 폴리 레이어는 배선 거리가 짧은 경우에만 제한적으로 사용함)

    ( ① active → ② poly → ③ metal1 → ④ metal2 → ⑤ metal3 → ⑥ metal3 )

    - 되도록 같은 배선 레이어는 [그림 1-4]와 같이 동일한 방향으로 배선하여 선이 꼬이지 않게 한다.

    - 흐르는 전류, 신호의 속도, 신호의 흐름에 유의하도록 한다.

     

    󰊲 배선 계획

    반도체 레이아웃의 배선 계획은 크게 신호 라인에 대한 배선과 전원 라인에 대한 내용으로 구분할 수 있다. 신호 라인의 배선은 신호 라인의 동작 속도 및 매칭 특성에 유의해야 하며, 특히 클록 신호의 배선은 배선 라인의 기생 저항 성분 및 기생 캐패시턴스 성분을 고려하여 계획이 수립되어야 한다. 전원의 배선은 먼저 아날로그 블록과 디지털 블록에 공급되는 전원 전압과 전원 노이즈를 고려하여 전원 핀과 효율적으로 연결될 수 있도록 배선 계획을 수립해야 한다. 아날로그 신호 배선 계획은 신호 라인에 흐르는 최대 전류 또한 중요한 변수가 되며 고속의 신호 라인은 기생 캐패시턴스를 고려하여 배선 계획을 수립해야 한다.

     

    [실습]

    󰊱 신호 라인에 대한 배선 계획을 수립한다.

     

    1. 신호 핀에 대한 정보를 파악하고 확인한다.

    (1) 아날로그 신호 핀을 확인한다.

    (2) 디지털 신호 핀을 확인한다.

    (3) 신호 핀의 최대 동작 속도를 확인한다.

    (4) 신호 핀의 최대 허용 잡음 한도를 확인한다.

    (5) 매칭 등의 요구 사항이 있는 신호 핀의 위치를 확인한다.

    (6) 신호 핀을 내부 셀 블록과 연결할 레이어를 결정한다.

     

    2. 셀 블록의 신호에 대한 정보를 파악하고 확인한다.

    (1) 배치된 셀 블록의 신호 연결부 위치를 확인한다.

    (2) 셀 블록 연결 신호의 최대 동작 속도를 확인한다.

    (3) 셀 블록 연결 신호의 최대 허용 잡음 한도를 확인한다.

    (4) 셀 블록 연결 신호 중 매칭 등의 요구 사항이 있는 위치를 확인한다.

    (5) 셀 블록 간의 신호 연결을 위한 레이어를 결정한다.

    󰊲 전원 라인에 대한 배선 계획을 수립한다.

    1. 전원 핀에 대한 정보를 파악하고 확인한다.

    (1) 아날로그 전원 핀을 확인한다.

    (2) 디지털 전원 핀을 확인한다.

    (3) 전원 핀의 공급 전압 및 최대 전력 소모를 확인한다.

    (4) 전원 핀을 내부 셀 블록과 연결할 메탈 레이어를 결정한다.

    2. 셀 블록의 전원 공급부에 대한 정보를 파악하고 확인한다.

    (1) 배치된 셀 블록의 전원 연결부 위치를 확인한다.

    (2) 셀 블록의 공급 전압 및 최대 전력 소모를 확인한다.

    (3) 셀 블록 간의 전원 연결을 위한 메탈 레이어를 결정한다.

     

    󰊳 배선 스타일을 선정하여 레이아웃을 진행한다.

    반도체 레이아웃의 배선 스타일은 여러 가지가 있을 수 있으며, 되도록이면 상위 메탈의 사용을 제한하는 것이 바람직하지만, 신호 라인의 매칭 특성, 기생 저항 성분 등을 고려하여 설계자의 의도에 부합되도록 레이아웃을 진행하는 것이 권장된다.

     

    󰊴 매칭을 고려한 배선을 적용한다.

    디지털 블록의 경우에는 매칭 특성이 요구되는 클록 라인 또는 제어 신호 라인의 배선이 요구되는 경우가 있다. 아날로그 블록의 경우에도 바이어스 라인 또는 차동 신호와 같이 매칭 특성이 필요한 배선의 경우에는 H-트리 구조의 배선을 적용하여 그 특성을 개선할 수 있다. H-트리 구조는 두 연결점 사이의 무게 중심점을 연결하는 배선 방법으로 변형하여 다양한 배선에 응용 가능하다.

     

     

     

     

    반응형