웨이퍼 수율 분석

웨이퍼 상의 수율 변화 분석

󰊱 수율의 정의
수율(yield)은 투입량 대비 완성된 양품의 비율로, 반도체 수율은 제조 단계에 따라 FAB 수율, 테스트 수율, 조립 수율, 실장 수율로 구분하며 이 4가지 수율을 곱하면 전체(CUM) 수율이 된다. 

󰊲 웨이퍼 레벨 수율의 영향 요소
1. 웨이퍼 직경의 증가
웨이퍼의 직경은 생산 효율성을 증진시키기 위해 커져왔다. 웨이퍼 직경의 증가는  각 웨이퍼에 부분적인 다이 칩이 더 적은 비율로 존재하게 된다. 부분적인 다이 칩은 비기능적이다. 이 부분적인 다이 칩은 수십 차례의 공정을 거치는 동안 공정이 온전히 이루어지지 못한다. 가장 큰 영향을 주는 공정은 포토 공정으로 칩 단위의 노광 공정이 아닌 샷(shot) 단위의 공정 특성 때문에 샷의 초점이 흐트러질 경우 그 샷에 있는 칩들은 불안정한 기하학적 구조를 갖게 되어 테스트 시 불량의 확률이 매우 높다. 이는 웨이퍼의 가장자리(edge)에서 심하게 나타난다. 웨이퍼의 직경이 커질수록 불안정한 노광 조건의 샷은 상대적으로 줄어 결국 부분적인 다이 칩을 줄이는 원인이 된다. 이런 부분적인 칩이 불량에서 양호한 칩으로 테스터에서 웨이퍼 분류 수율을 증가하는 요인으로 작용한다. 그러나 여기서 중요한 사항은 비록 부분적인 다이 칩 중에 양품이 있더라도 신뢰성 문제가 있을 수 있으니 신중한 검증이 필요하다. 포토 공정 이외에도 웨이퍼의 열적 문제, 역학적 고정 문제로 인한 피해를 줄여 부분 다이 칩의 영역을 좁혀갈 수 있다.

2. 다이(Die) 크기의 증가
웨이퍼 직경의 증가 없이 다이 크기의 증가는 수율 계산에 있어서 백분율을 낮추는 요인이다. 산술적인 문제도 있지만 공정에서 발생되는 불순물 입자나 물리적 손상의 크기가 동일하여도 다이의 크기가 크면 클수록 오염될 확률이 가중되어 수율을 낮추는 요인이 된다. 

3. 공정 단계 수의 증가
C 공정 단계의 수는 현재 고성능 마이크로프로세서 IC의 경우 대략 450개이다. 소자의 기능이 복잡해질수록 공정 단계는 더욱 증가할 것이다. 여러 단계의 공정은 취급 또는 미처리 때문에 웨이퍼를 오염시키거나 손상시킬 요인을 제공한다. 증가된 오염은 결함 밀도를 증가시키고 웨이퍼 분류 수율을 낮추게 한다. 더불어 공정 소요 시간의 증가로 처리 주기를 늘린다. 웨이퍼 오염을 증대시키는 요소로 작용된다.

4. 수축성 최소 배선 폭(shrinking feature sizes)
칩 밀도를 증가시키는 수축성 최소 배선 폭은 웨이퍼 공정의 생산성 향상의 중요한 요소이다. 반면 테스트 수율에 직접 관여되는 사진 공정의 패턴 사이즈 임계값(CD)의 축소로 사진 공정의 마진을 축소한다. 오염은 결함 밀도를 증가시키고, 웨이퍼 분류 수율을 낮추게 한다. 더불어 공정 소요 시간의 증가로 처리 주기를 늘린다. 웨이퍼 오염을 증대시키는 요소로 작용된다. 결국 수율을 감소시키는 요인으로 작용한다.

5. 결정 결함
불량 분석 결과 공정에서의 문제는 없는데 수율이 갑자기 저하되는 현상이 있을 수 있다. 이런 경우는 대부분 기판에서 오는 결함과 공정 중에 과다하게 주어진 열작용에 의한 결정 스트레스 문제이다. 특히 웨이퍼 가장자리에서 많이 발생되는 격자 간 어긋나기 결정 결함이 주원인이 된다. 덧붙여서 장비의 취급 불량으로 웨이퍼에 크랙이 가는 경우도 있다. 이 결정 결함은 가장자리에서 공정이 진행되면서 웨이퍼 중앙으로 이동되어 테스트 
수율 저하의 요인이 된다.

󰊳 웨이퍼 분류 수율 모델
수율(yield) 모델은 웨이퍼 설계, 이전 수율 결과, 통계 분석에 근거한 웨이퍼 분류 수율을 예측하기 위하여 많은 연구가 되어왔다. 수율 모델은 신개발 칩의 비용을 계산하는데 예측 이론으로 유용하게 사용된다. 포이즌 모델, 머피 모델, 씨드 모델 3개의 주요 모델이 있다.

󰊴 웨이퍼 분류 수율의 관리 시스템
웨이퍼 내 다이 결함의 감소는 웨이퍼 레벨 테스트 수율(yield)을 향상시킨다. 이와 관련된 결함의 관리는 너무 방대해 웨이퍼 레벨 테스트를 진행하는 엔지니어 혼자의 힘으로는 해결할 수가 없다. 제조 수율 관리는 결국 웨이퍼 제조 공정이 진행되는 동안 수집된 인-라인(in-line) 데이터와 각종 테스터 데이터, 모니터링 데이터, 웨이퍼 레벨 분류 테스터 결과 등을 종합 분석함으로써 효과적으로 이루어질 수 있다. 

󰊵 웨이퍼 분류 수율(wafer sort)
웨이퍼들은 전기적 분류, 웨이퍼 프로브, 간략하게 프로브로 간주되는 각 다이의 100% 검사를 받는다. 웨이퍼 분류의 목적은 웨이퍼 상의 어느 소자가 제대로 작동하는지 확인하기 위함이다. 각 다이는 DC 파라미터와 AC 파라미터를 포함하는 모든 기능적인 고객 제품스펙에 의거하여 검사된다. 결과는 raw 데이터와 웨이퍼 맵으로 표현한 영상으로 도출된다.

1. 목적
(1) 우수한 칩들을 보장하기 위해서 모든 칩 기능의 동작 검증
(2) 동작 속도 성능에 근거하는 우수한 칩 분류
(3) 제조 공정의 성능을 개선하고, 평가와 제조 설비의 수율 정보 제공
(4) 불량 분석과 신제품 개발의 정보 제공

2. Bin 코드 숫자
웨이퍼 분류 검사 후에 각 다이는 검사 항목에 해당하는 bin 숫자로 분류된다. 일반적으로 Bin 1부터 시작되는데 Bin 1은 pass 다이에 해당된다. 주어진 검사 항목에서 fail인 경우는 Bin 2부터 시작하여 Bin 번호가 부여된다. 테스트 과정 중 fail 항목이 존재하면 테스트는 멈추고, 그 다이는 주어진 Bin 번호를 부여 받고 fail 다이로 처리된다. 자동화된 프로브 시스템은 raw데이터를 저장함은 물론 웨이퍼 상에 Bin 번호를 표현하여 육안으로 쉽게 결과를 알아볼 수 있도록 웨이퍼 맵과 결과를 정리하여 영상으로 표현해준다.

󰊶 웨이퍼 상에서 공정 특성에 따른 수율 변화
웨이퍼 레벨 분류 테스트가 끝난 후 Bin #을 기입한 웨이퍼 맵을 분석하여 수율 저하 요인으로 작용하는 공정을 예측할 수 있다. 여기서 주의할 점은 테스트 상에서 발생하는 면과 먼저 구별할 수 있어야 한다.

1. 테스트 상의 특징
공정 상의 이유가 아닌 테스터 환경 자체에서 불러오는 Fail 유형은 다음과 같다.
(1) 모든 칩의 Open/Short Fail
(2) 테스트 핀 수에 따른 주기적인 Fail
(3) 데스트 핀의 오염으로 인한 누설 전류

2. 공정 연관 Fail 특징
(1) 줄성 Fail ---> Photo, Etch
(2) 1 Lot에서 2배수, 3배수 웨이퍼의 동일 Fail ---> 다중 챔버 장비
(3) 웨이퍼 내 랜덤(random)한 Fail ---> 파티클에 대한 장비 오염
(4) 웨이퍼 중심 원모양 Fail ---> 플라즈마 장비
(5) 웨이퍼 중심에서 Fail ---> 웨이퍼의 중심에 역학적 힘을 가하는 장비
(6) 방사선 모양의 Fail ---> Photo spin coater, Spin 방법에 의한 공정 장비
(7) 전면 Fail ---> 이온 주입 공정, CMP
(8) 웨이퍼 가장 자리 헬리클 모양 Fail ---> CMP 
(9) Parametric Test Fail ---> 관련 항목 증착 막 공정과 Photo, Etch

 

 

 

* 출처 : NCS 학습모듈을 바탕으로 작성하였습니다.