티스토리 뷰
GAA(Gate-All-Around)란? | FinFET과의 차이, 나노시트 구조, 삼성·TSMC·인텔 비교
혜숑(hyeshong) 2024. 12. 13. 15:04목차
한 줄 요약
GAA(Gate-All-Around)는 게이트가 채널을 사방으로 감싸는 트랜지스터 구조로, FinFET이 채널의 세 면만 감싸던 한계를 넘어 전류 누설을 줄이고 미세 공정에서도 게이트 제어력을 유지하려는 기술입니다. 아래 본문에 이어 구조 진화, 업체별 명칭, 공정 난점, 후속 기술을 정리했습니다.
오늘날 우리가 사용하는 스마트폰, AI 디바이스, 데이터 센터의 핵심 반도체는 점점 더 작고, 더 빠르고, 더 전력 효율적이어야 합니다. 이를 가능하게 만드는 중요한 기술 중 하나가 바로 GAA(Gate-All-Around) 공정입니다. 이번 글에서는 GAA 공정이 무엇인지, 왜 중요한지, 그리고 우리의 삶에 어떤 영향을 미칠지 알기 쉽게 설명드리겠습니다.
1. GAA 공정이란?
GAA는 "Gate-All-Around"의 약자로, 트랜지스터의 게이트가 채널을 360도 감싸는 차세대 반도체 구조입니다. 기존의 FinFET 공정과 달리 GAA는 채널을 모든 방향에서 완전히 제어하여 더 낮은 전력 소모와 더 높은 성능을 제공합니다.
GAA의 구조
- 채널: 전류가 흐르는 길.
- 게이트: 전류 흐름을 제어하는 스위치 역할.
- GAA에서는 게이트가 채널을 네 면 모두 감싸는 구조로, 전류 누설을 크게 줄입니다.
2. 왜 GAA가 필요한가?
현재 주류 기술인 FinFET 공정은 채널을 세 면만 감싸는 구조(3D 트랜지스터)입니다. 하지만 공정 크기가 5nm 이하로 줄어들면서, FinFET은 전류 누설과 제어 한계에 부딪히고 있습니다.
GAA의 장점:
- 전류 누설 감소: 채널을 360도로 감싸 전류 누설이 적습니다.
- 더 높은 전력 효율: 동일한 전압에서 더 적은 전력 소모.
- 더 높은 성능: 빠른 스위칭 속도로 더 높은 처리 능력.
3. GAA와 FinFET 비교
특징FinFETGAA
| 채널 제어 능력 | 3면만 감쌈 | 4면 모두 감쌈 |
| 전류 누설 | 상대적으로 더 큼 | 매우 적음 |
| 전력 효율 | 적당함 | 매우 우수 |
| 확장성 | 5nm 이하 공정에서 한계 | 2nm 이하에서도 안정적 동작 |
4. GAA 공정의 핵심 기술
- 나노시트(Nanosheet)와 나노와이어(Nanowire)
- GAA에서는 **나노시트(얇고 평평한 채널)**를 사용해 채널 크기를 유연하게 조절합니다.
- 여러 개의 나노시트를 쌓아 더 높은 전류 용량을 제공합니다.
- EUV(Extreme Ultraviolet) 리소그래피
- GAA 공정은 극도로 작은 패턴을 구현해야 하므로 고해상도 EUV 기술이 필수입니다.
- 전력 관리 최적화
- GAA는 더 낮은 전압에서 동작할 수 있어 초저전력 설계에 유리합니다.
- 적층 기술(Stacking)
- 트랜지스터를 적층하여 동일 면적에서 더 많은 성능을 제공합니다.
5. 주요 기업들의 GAA 기술
- 삼성전자
- **MBCFET™(Multi-Bridge-Channel FET)**이라는 GAA 기반 기술로 3nm 공정을 상용화.
- 세계 최초로 GAA 기술을 대량 생산에 적용.
- TSMC
- 2nm 공정부터 GAA 기술 도입 예정.
- 초기에는 FinFET과 GAA를 혼합하여 활용.
- 인텔
- RibbonFET이라는 이름으로 GAA 트랜지스터 개발.
6. GAA 공정의 도전 과제
- 제조 난이도
- GAA는 기존 FinFET보다 공정 단계가 복잡하고 정밀도가 높아야 합니다.
- 비용 증가
- 나노시트 제조 및 EUV 기술로 인해 생산 비용이 상승합니다.
- 수율
- 초미세 공정에서 불량률을 줄이고 생산 수율을 높이는 것이 큰 과제입니다.
7. GAA 공정의 미래
GAA는 2nm 이하 공정의 표준으로 자리 잡을 것으로 예상됩니다. 더 낮은 전력 소모와 더 높은 성능을 제공하여, AI, 5G, 자율주행차, 데이터 센터와 같은 차세대 기술의 핵심 기반이 될 것입니다.
8. 우리의 삶에 미치는 영향
- 배터리 수명 증가: 전력 소모를 줄여 스마트폰과 웨어러블 기기의 배터리 수명이 길어집니다.
- 고성능 AI: 더 빠르고 효율적인 AI 연산 가능.
- 친환경 기술: 더 낮은 전력 소모로 에너지 절약.
트랜지스터 구조의 진화
| 구조 | 게이트가 채널을 감싸는 면 | 특징 |
|---|---|---|
| Planar (평면형) | 위쪽 1면 | 단순하지만 미세화되면서 누설 전류가 커짐 |
| FinFET | 3면 (지느러미 모양 채널) | 2010년대 초반부터 상용화, 누설 크게 개선 |
| GAA (나노와이어/나노시트) | 사방 | 게이트 제어력 최대, 채널 폭을 연속적으로 조절 가능 |
업체별 GAA 구현
| 업체 | 명칭·구조 |
|---|---|
| 삼성전자 | MBCFET(Multi-Bridge-Channel FET), 나노시트. 3nm급 공정에서 세계 최초로 GAA 적용을 발표 |
| TSMC | 2nm급(N2)부터 나노시트 GAA 도입을 발표 |
| 인텔 | RibbonFET(나노시트 GAA 구조), 후면 전력 공급 기술 PowerVia와 함께 소개 |
위 내용은 각 업체의 발표를 바탕으로 한 개요이며, 양산 시점과 세부 성능은 바뀔 수 있으니 최신 발표를 확인하세요.
FinFET과 설계상 어떤 점이 다를까
- FinFET은 구동 전류를 fin의 개수(정수 단위)로 조절합니다. 그래서 전류 크기를 세밀하게 고르기 어렵습니다.
- 나노시트 GAA는 시트의 폭을 연속적으로 조절할 수 있어 성능(큰 폭)과 전력(작은 폭) 사이에서 설계 유연성이 큽니다.
- 시트를 여러 장 수직으로 쌓아 같은 면적에서 더 큰 전류를 확보합니다.
GAA 공정이 어려운 이유
- 적층 에피택시: 실리콘과 실리콘게르마늄(SiGe)을 번갈아 쌓아 올립니다.
- 핀 패터닝과 스페이서 형성: 미세한 구조에서 내부 스페이서(inner spacer)까지 정밀하게 만들어야 합니다.
- 채널 분리(release): SiGe층을 선택적으로 제거해 실리콘 시트를 허공에 띄웁니다.
- 게이트 스택 형성: 띄워진 시트 사방을 고유전율 절연막(high-k)과 금속 게이트로 균일하게 감쌉니다.
이 과정은 FinFET보다 복잡해서 수율 확보와 공정 편차 관리가 핵심 과제입니다. 본문에서 언급된 EUV 같은 미세 패턴 기술도 함께 필요합니다.
GAA 다음은?
- CFET(Complementary FET): n형과 p형 트랜지스터를 수직으로 쌓아 면적을 더 줄이려는 구조로 연구되고 있습니다.
- 후면 전력 공급(Backside Power Delivery): 전원 배선을 웨이퍼 뒷면으로 옮겨 앞면 배선을 신호에 더 쓰고 전압 강하를 줄이려는 기술입니다.
자주 묻는 질문
Q. 3nm, 2nm는 실제 트랜지스터 크기인가요?
아닙니다. 현재의 nm 숫자는 세대를 나타내는 명칭에 가깝고, 실제 게이트 길이나 핀 폭이 그 숫자와 같지 않습니다. 업체마다 기준이 달라 숫자만으로 직접 비교하기 어렵습니다.
Q. GAA가 FinFET보다 무조건 좋은가요?
게이트 제어력은 우수하지만 공정이 더 복잡하고 초기에는 수율이 과제가 됩니다. 어느 구조가 유리한지는 공정 세대와 목적(고성능, 저전력, 비용)에 따라 다릅니다.
Q. 게이트가 채널을 더 많이 감싸면 왜 누설이 줄어드나요?
게이트가 채널에 미치는 전기장 제어력이 커져서, 트랜지스터가 꺼져 있을 때 드레인에서 소스로 새는 전류(단채널 효과)를 더 잘 막을 수 있기 때문입니다.
Q. 이 기술이 내 스마트폰에 어떤 영향을 주나요?
같은 성능이면 전력을 덜 쓰거나, 같은 전력이면 더 높은 성능을 낼 수 있어 배터리 효율과 처리 속도 개선에 기여합니다.