CTS ? - Chip 전체에 걸쳐 clock 신호를 알맞게 분배 - 각각 다른 위치에 있는 모든 FF이 하나처럼 동작하도록 하기 위함 - clock tree에는 보통 inverter쌍을 사용한다. inverter는 duty를 보상해줌 ( buffer는 delay가 쌓여 사용하지 않는다) - variation 때문에 CTS cell은 최소한으로 넣어야한다. - CTS의 종착역인 FF의 clock pin을 sink pin이라 함 CTS cell이 최소한으로 들어가는 대신 라우팅이 길어지면 noise 문제에 취약해진다. * 라우팅이 짧아지면 congestion 문제와 short 문제가 생긴다. CTS 단계 1) clock source와 FF의 clk pin 사이에 있는 physical 요소들을 계산하여 ti..

Latch는 level sensitive(level trigger) 소자이며 비동기식이다. flip-flop은 edge sensitive( edge trigger)소자이며 synchronous이다. 이 두 logic은 sequential circuit인데 이는 입력 및 현재 상태에 따라 출력 및 다음 상태가 결정되는 논리회로를 의미한다. 이 sequential circuit을 구성하기 위해서 래치와 플립플롭이 기억소자로 동작하며 unit을 이룬다. Latch Flip-Flop 작동방식 asynchronous synchronous 입출력 Level Sensitive Edge Sensitive 속도 빠름(Clk X) 상대적으로 느림 transparent 특성을 가져 단독으로 사용하기 어려운 소자는 Latch..