패키지 설계2 [패키지 제품 설계]

󰊱 신호 연결과 전도체의 기생 성분(RLC)

IC Package의 기생 RLC는 주로 패키지의 신호전달 경로에 의해 결정된다. 기생 RLC 값 은 일반적으로 주파수가 낮은 경우에는 크게 문제가 되지 않지만 주파수가 수백 MHz를 넘어가면 작은 값도 신호의 변형을 크게 발생시킬 수 있으므로 영향을 최소화할 수 있도 록 해야 한다. 특히 핀의 수가 많은 BGA 형태의 패키지 RLC 데이터 양이 많으므로 이를 고려하는데 유의해야 한다.

 

󰊲 임피던스 최적 설계

선로가 길어지면 주변에 생성되는 자기장이 교류성분의 흐름을 막는 인덕턴스 현상이 발 생한다. 도체와 도체 사이에 유전체가 존재하면 발생하는 컨덕턴스는 직류는 전달이 안되 지만 고주파 교류에는 잘 전달되는 특성이 있다. 전력 정합성 과정에서는 PCB 기판의 레 이아웃에 가상으로 Decap을 장착하고 바꾸어 가면서 임피던스 분석을 수행은 과정에서 공 진을 완화시킬 수 있는 적절한 캐퍼시티 값과 그 위치를 결정하게 된다.

 

󰊳 전력 안정성 (PI) 최적설계

PCB 기판을 제작하기 전 단계에서 전원공급을 안정화시키는 과정이 전력 안정성 과정이 다. PCB 레이아웃의 공진해석을 통해 공진주파수와 위치를 찾아내고, 공진 발생 위치 및 주요한 선로 주변의 임피던스를 분석하여 decap과 레이아웃 수정을 통해 목표한 임피던스 값보다 낮아지도록 수정과 해석을 반복하는 과정에서 전력안정성의 최적 설계가 가능하다. 전력 안정성 과정을 통해 잡음에 취약한 전원부위를 보강함으로써 깨끗한 전원 신호를 구 성하는 것이 가능하여 불필요한 재설계를 최소화하여 개발시간 단축 및 원가 절감 효과를 거두는 것이 가능하다.

 

󰊱 패키지의 전기적 특성

패키지 내에서 신호를 전달하는 과정에서 발생하는 기생 성분 RLC를 최소화하는 기판 설 계, 선로 간 간섭현상을 최소화 하여 신호가 제대로 전달될 수 있도록 하는 것이 중요하 다. 전자장 해석올 수행하여 각 위치에서의 주파수 별 임피던스 변화를 그래프로 확인하 여 전자파 장애, 전자파 간섭을 최소화해서 외부 전자파에 대한 내성을 가질 수 있도록 한다.

 

󰊲 패키지의 기계적 특성

패키지에는 다양한 패키지 공정에서 다양한 형태의 기계적 문제가 발생할 수 있으며, 조 립 공정 완료 후에 진행하는 온도 사이클을 포함하는 다양한 신뢰성 테스트에서 다양한 불량 현상이 발생할 수 있다. 반도체 패키지에 발생할 수 있는 열적 기계 응력에 의한 계 면의 박리 현상, 균열 현상을 방지하기 위해서는 패키지를 구성하는 재료의 물성치를 최 적화해서 적용할 필요가 있다. PCB 기판과 패키지 리드나 솔더볼의 계면에서는 피로 현상 에 의한 불량이 발생할 수 있으므로 열팽창 계수 등을 조절하거나 구조적으로 문제가 발 생하지 않도록 진행할 필요가 있다.

 

󰊳 패키지의 열적 특성

반도체 제품은 사용하는 온도 환경에 따라 성능의 차이가 심하게 나타난다. 반도체는 8 0℃ 이상의 고온에서는 제대로 동작을 하지 않거나 고장이 발생할 수 있으므로 반도체 칩 의 클럭 속도가 올라가고 집적도가 향상될수록 칩에서 소모되는 전력 소모량이 커지게 되 어 칩에서 많은 열이 발생하므로 이러한 반도체를 설계할 때는 열 발산이 원활하게 이루 어질 수 있도록 설계를 해주어야 한다. 칩 동작 중에 발생하는 열을 외부로 원활하게 발 산시킬 수 있도록 방열 설계로 적절하게 수행하여 열적 신뢰성을 확보할 필요가 있다.

 

 

-----------------------------------------------------------------------------------------------------------------------------------------------------------------[실습]

1. 

󰊱 신호 연결 체계에서 발생할 수 있는 전도체의 기생 성분(RLC)을 예측한다.

반도체 패키지 기생 RLC는 패키지의 신호전달 경로에 의해 결정된다. 기생 RLC 값은 주 파수가 낮은 경우에는 크게 문제가 되지 않지만 주파수가 수백 MHz를 넘어가면 작은 값 도 신호의 변형을 크게 발생시킬 수 있으므로 영향을 최소화할 수 있도록 해야 한다. 특 히 핀의 수가 많은 BGA 형태의 패키지 RLC 데이터량이 많으므로 제대로 해석할 수 있도 록 한다.

 

󰊲 임피던스를 최소화 할 수 있도록 적절한 캐퍼시티 값과 그 위치를 결정한다.

선로가 길어지면 주변에 생성되는 자기장이 교류성분의 흐름을 막는 인덕턴스 현상이 발 생한다. 도체와 도체 사이에 유전체가 존재하면 발생하는 컨덕턴스는 직류는 전달이 안되 지만 고주파 교류에는 잘 전달되는 특성이 있다. 전력 정합성 과정에서는 PCB 기판의 레 이아웃에 가상으로 Decap을 장착하고 바꾸어 가면서 임피던스 분석을 수행하는 과정에서 공진을 완화시킬 수 있는 적절한 캐퍼시티 값과 그 위치를 결정하게 된다. PCB 레이아웃 의 공진해석을 통해 공진주파수와 위치를 찾아내고, 공진 발생 위치 및 주요한 선로 주변의 임피던스를 분석하여 decap과 레이아웃 수정을 통해 목표한 임피던스 값보다 낮아지도 록 수정과 해석을 반복하는 과정에서 전력안정성을 확보할 수 있도록 최적설계를 한다.

 

󰊳 전력 안정성 (PI)을 확보할 수 있도록 최적설계를 수행한다.

PCB에서 전원 공급이 안정적으로 이루어질 수 있도록 PCB 레이아웃의 공진해석을 해야 한다. 공진주파수와 위치를 찾아내고, 공진 발생 위치 및 주요한 선로 주변의 임피던스를 분석하여 decap과 레이아웃 수정을 통해 목표한 임피던스 값보다 낮아지도록 수정과 해석 을 반복하는 과정에서 전력안정성의 최적 설계가 가능하다. 전력 안정성 과정을 통해 잡 음에 취약한 전원부위를 보강하여 깨끗한 전원 신호를 확보할 수 있도록 한다.

 

2.

󰊱 패키지의 전기적 특성을 해석하여 최적화된 PCB 기판 구조를 확보한다.

패키지 내에서 신호를 전달하는 과정에서 발생하는 기생 성분 RLC를 최소화하는 기판 설 계, 선로 간 간섭현상을 최소화 하여 신호가 제대로 전달될 수 있도록 하는 것이 중요하 다. 설계하는 패키지를 대상으로 전자장 해석올 수행하여 각 위치에서의 주파수 별 임피 던스 변화를 그래프로 확인하여 전자파 장애, 전자파 간섭을 최소화해서 외부 전자파에 대한 내성을 가질 수 있도록 한다.

 

󰊲 반도체 패키지의 기계적 특성을 확보할 수 있도록 구조를 설계하고 재료를 선정한다.

패키지에는 각각의 패키지 공정에서 다양한 형태의 기계적 문제가 발생할 수 있으며, 패 키지 공정 완료 후에 진행하는 온도 사이클을 포함하는 신뢰성 테스트에서 불량이 발생할 수 있다. 반도체 패키지에 발생할 수 불량 현상을 파악하고 이러한 불량의 원인과 대책에 대한 내용을 파악하여 신뢰성을 확보하는 패키지를 설계할 수 있도록 한다. 패키지 내의 계면의 박리 현상, 균열 현상, PCB 기판과 패키지 리드나 솔더볼의 계면에서의 피로에 의한 불량이 발생하지 않을 수 있도록 한다. 패키지에 진행되는 신뢰성 테스트에서의 하중 을 조건에서의 해석을 통해 최적의 구조와 재료를 선정할 수 있도록 한다. 

 

󰊳 반도체 패키지의 열적 특성을 확보할 수 있도록 구조를 설계하여 반도체 소자가 동작할 때 발생하는 열이 외부로 잘 빠져나갈 수 있도록 한다.

반도체 칩의 클럭 속도가 올라가고 집적도가 향상될수록 칩에서 소모되는 전력 소모량이 커지게 되어 칩에서 많은 열이 발생하므로 이러한 반도체를 설계할 때는 열 발산이 원활 하게 이루어질 수 있도록 설계를 해주어야 한다. 칩 동작 중에 발생하는 열을 외부로 원 활하게 발산시킬 수 있도록 방열 설계로 적절하게 수행하여 열적 신뢰성을 확보할 필요가 있다. 반도체 소자가 동작할 때 발생할 수 있는 온도를 기준으로 반도체 구조를 반영하 여 열적 특성을 해석하여 온도를 예측한 후, 실험을 통해 해석 결과를 보완할 수 있도록 한다.