티스토리 뷰
목차
후면 연마
후면 연마는 백그라인딩(B/G: Back Grinding)이라 하며, 회로소자가 완성된 웨이퍼를 패키 지 공정 및 특성에 적합한 두께로 만들기 위해 웨이퍼의 후면을 연삭하는 과정으로이다. 박형화, 다층화되고 있는 패키지 추세에 따라 중요한 공정이라 할 수 있다. 전통적인 (conventional) 공정과 후면 연마 이전 다이싱(DBG: Dicing Before Grinding) 공정이 있다.
1. 칩 준비(D/P: Die Preparation) 후면 연마 공정의 방식 전통적인 공정은 웨이퍼 후면 연마 후 각 단위별로 칩을 절단하는 순서로 진행하여 공정 이 단순하다는 장점이 있으나, 칩 강도가 감소하고와 얇은 칩은 공정이 불가능하다. 후면 연마 이전 다이싱은 주로 얇은 웨이퍼에 적용하는 공정이며 웨이퍼를 절단 후 후면 연마를 통해 각 단위별로 칩을 절단하는 과정으로 공정이 복잡하다는 단점이 있으나, 칩의 강 도가 높으며, 칩이 분리된 상태로 핸들링하기 때문에 웨이퍼의 파손 불량이 없다.
2. 주요 공정
공정은 크게 라미네이션, 후면 연마, 웨이퍼 마운트의 세 가지 공정으로 이루어져 있다.
3. 라미네이션
반도체 웨이퍼의 뒷면을 연삭하는 후면 연마 공정을 하기 전에 웨이퍼 상면(회로가 형성 된 면)의 물리적, 화학적 손상을 막고 보호를 위해 테이프를 붙이는 공정이다. 테이프 구 조는 기재 필름층(웨이퍼를 보호) + 접착제층(웨이퍼 표면과 접착) + 보호 필름층(접착제 층을 보호)으로 되어 있다.
4. 기술개발 동향
칩이 얇아지면서 기계적 강도의 확보가 과제이며,가 되고 있다. 건식/습식 연마(Dry/Wet polish), 건식/습식 식각(Wet/Dry etch) 공정 적용 등에 의한 응력 완화 기술이 필요하다. 또한 웨이퍼의 박형화에 의해 그라인딩 중이나 핸들링 제조 공정 중에서 웨이퍼 파손 가 능성이 높아진다. 그라인딩 공정에서 응력 완화 공정까지 웨이퍼를 탈착하지 않고 가공하 는 장비의 개발과 적용이 늘고 있다.
웨이퍼 소잉(Sawing)
다이싱(dicing)이라고도 하며 회로가 형성된 웨이퍼를 개별 칩으로 분리하기 위해 소잉 라 인을 따라서 다이아몬드 톱(blade)으로 자르는 공정이다. 물리적인 다이싱 톱과 레이저를 이용하는 방법이 쓰이고 있다. 웨이퍼의 박형화에 따라 소잉의 난이도가 상승되고 있다.
1. 절단 방식
웨이퍼 뒷면에 소잉 테이프가 부착된 상태에서 다이아몬드가 촘촘히 박혀있는 톱을 이용 하여 칩을 절단하는 과정으로 완전 분리(full cut), 스텝 분리(step cut), 이중 분리(double cut)가 있다. 소잉 테이프는 웨이퍼 절삭 공정 진행 시 개별로 분리된 칩들이 떨어지지 않 도록 지지해 주는 역할을 한다. 테이프를 이용하면 소잉 후의 칩이 흩어지지 않아서 반송 이 용이하다는 장점이 있지만, 칩 뒷면에 찌꺼기가 발생한다는 단점도 있다.
2. 주요 공정
다이 접착 공정 시 픽업(pick-up)성, 다이싱 테이프 잔사(tape burr), 칩 가장자리 깨짐 (chipping), 칩 깨짐(crack) 등의이 작업성 및 품질에 영향을 미친다. 테이프 잔사는 웨이퍼 이송 속도가 느리고 톱의 높이가 높을수록 양호하다. 또한 칩 가장자리 깨짐은 톱 의 수 와 웨이퍼 이송 속도가 높을수록 양호하다. 웨이퍼 소잉 공정 변수의 경우 칩 접착공정의 칩 픽업성, 칩 가장자리 깨짐, 칩 깨짐 등에 종합적으로 영향을 미치므로 종합적인 검토가 필요하다.
3. 자외선 조사(UV Irradiation)
웨이퍼 소잉 작업 후 다이싱 테이프를 자외선에 반응시켜 웨이퍼와 다이싱 테이프 사이의 접착력을 제거해 주어 다이 접착 공정의 효율성을 높이는 공정이다. 일반적인 경우 자외 선 조사 후의 접착력은 차이는조사 전에 비해 1/10 이하로 감소한다.
다이 접착(D/A: Die Attach)
다이 마운트(mount) 또는 다이 보본드(bond)라고도 하며, 소잉이 완료되어 개별로 분리된 칩(다이)를을 픽업한 후 접착제를 사용하여 리드 프레임의 패드 또는 기판(substrate)에 부 착하는 공정이다. 액상 접착제는 리드 프레임이나 기판 위에 칩을 붙이는데 사용되는 열 경화성 접착제이다. 스페이스(공간) 테이프는 칩과 칩을 다단으로 적층하거나, 칩 적층 시 단락되는 현상을 막아주기 위해 적사용한다.
1. 도포 방식
접착제를 도포하는 방식은 대량으로 한꺼번에 토출하는 대표적인 방식으로 대표적인 방법 은 스텐실 프린팅, 스템핑, 핀 타입 등이 있으며, 각각의 접착 지점에 하나하나 토출하는 개별 방식으로는 자동 디스펜싱(접촉식)과 제팅 방식(비접촉식)이 대표적이다.
2. 주요 공정
공정은 접착제(adhesive) 방식과 유테틱(eutectic) 방식으로 나눌 수 있다. 접착제 방식은 폴리이미드, 에폭시(액상의 열경화성 접착제) 같은 접착 물질을 사용하고, 유테틱 방식은 용접 합금으로 두 물질을 합금시켜 낮은 온도에서 녹아 접합되도록 하며 Au-Si 합금이 많 이 쓰인다. 칩의 윗면에 리드 프레임의 인이너 리드(Inner Lead)가 있는 패키지 구조의 LOC(Lead On Chip) 타입은 리드 프레임의 인이너 리드에 폴리이미드 테이프가 붙어있는 LOC 테이프를 사용한다.
3. 칩 적층
리드 프레임이나 반도체 기판을 이용한 칩 적층 다이 접착 공정은 반도체 칩을 WBL(Wafer Back-side Lamination) 테이프를 이용하여 리드 프레임 또는 반도체 기판에 첫 번째 칩을 접착한 후 스페이스 테이프를 이용하여 추가로 칩을 2단, 3단으로 쌓아 작 업하는 방식과 WBL 테이프가 붙어 있는 두 번째 칩을 첫 번째 칩 위에 접착시키는 다이 접착방식이 있다.
'반도체 공정 및 설계 > 패키지 & 설계 & 검증' 카테고리의 다른 글
웨이퍼 레벨 기능 검증 1 [반도체 검증] (0) | 2022.10.26 |
---|---|
패키지 후 공정 개발 (1) | 2022.10.22 |
패키지 설계2 [패키지 제품 설계] (0) | 2022.10.22 |
패키지 설계 1 [패키지 제품 설계] (1) | 2022.10.22 |
패키지 형태 및 구조 설계 [패키지 설계] (1) | 2022.10.21 |