티스토리 뷰
목차
반응형
DRC
회로도 데이터를 참고하여 레이아웃을 완성하면 각 레이어들이 공정에서 제공하는 여러 설계 규칙을 잘 만족하고 있는지 검증하는 과정
LVS
- DRC 검증을 통해 레이어들 간의 설계 규칙의 검증이 완료되면 레이아웃 데이터와 회로도 데이터가 일치하는지 여부를 알아보는 것
- 레이아웃 데이터와 회로도 데이터의 비교 검증
LPE ( Layout Parastic Extraction)
레이아웃 데이터로부터 기생적인 RC 성분을 추출하는 것
Placement
1. 배치 설정 및 검사하기
2. DFT 및 전원 설정하기
3. 배치 및 최적화하기
4. 클록 트리 합성하기
레이아웃 검증
- 레이아웃 검증 툴 선정 및 DRC 수행
1. 커스텀 레이아웃하기
2. DRC 실행하기
3. DRC 오류 확인하기
4. DRC 오류 수정하기
- LVS 수행 및 오류 수정
1. 넷리스트 추출하기
집적회로 내 전기적 소자들의 연결 상태를 서술해 주는 데이터
2. 레이아웃 설계 검증 파일
반응형
'반도체 공정 및 설계 > ASIC 설계' 카테고리의 다른 글
ASIC에서 DEF와 LEF / RTL과 netlist ? (0) | 2023.07.24 |
---|---|
ASIC & IP (0) | 2022.12.27 |
floorplan (0) | 2022.12.27 |
Vi/Vim 편집 단축키 (2) | 2022.12.15 |
Jitter (0) | 2022.12.08 |