Jitter

[Jitter]

 

1.     Clock Jitter

 

-      디지털 신호에서 이상적인 신호와 실제 신호의 차이입니다.

 

-      Jitter는 신호의 주기, 주파수, 위상, duty cycle, 또는 다른 timing 특성 등의 불안정성을 나타냅니다.

 

-      Clock edge가 range 내에 도착할 수 있기 때문에 두 개의 연속 clock edge 사이의 차이가 해당 cycle의 순간적 주기를 결정합니다. 따라서 timing 분석을 이야기할 때 clock jitter가 중요합니다.

 

-      Jitter의 원인은 PLL loop noise, power supply ripples, thermal noise, crosstalk 등이 있습니다.

 

-      Clock edge의 uncertainty는 positive와 negative edge 모두에 해당될 수 있습니다. 따라서, full cycle과 half cycle jitter는 공존합니다. 일반적으로 clock jitter은 전체 cycle clock jitter를 의미합니다.

 

-      Jitter는 회로의 clock delay와 sync points에서 clock을 사용할 수 있는 time에 영향을 미치기 때문에 path 요소의 설정 및 유지에 영향을 미칩니다.

 

-      Jitter가 clock을 느리게 하는 지 또는 빠르게 하는 지 여부에 따라서 다른 timing clean system에서 setup hold나 setup violation이 일어날 수 있습니다. 이는 chip의 성능이나 기능에 있어서 문제로 이어질 수 있습니다. 따라서 설계자는 clock signal의 jitter값을 알고 timing을 분석하는 과정에서 이를 고려해야합니다.

 

-      Jitter는 timing closure에 지정된 design margin에 기여하는 요소입니다.

 

2.     Clock Jitter 영향

-      디지털 신호의 에러 증가

-      Slip 발생

-      복조된 아날로그 신호에 왜곡을 일으킴.

 

3.     Clock Jitter 종류

1)    Period jitter

-      평균 주기에 대한 임의의 clock 주기의 편차를 의미합니다. 즉, 이상적인 clock 주기와 실제 주기의 차이입니다.

 

-      선택한 cycle에 대한 clock 주기 편차의 평균값인 RMS값을 지정하거나 선택한 그룹 내의 최대 편차와 최소 편차 사이의 차이인 peak-to-peak period jitter로 지정할 수 있습니다.

 

-      디지털 시스템에서 timing margin을 계산할 때 사용될 수 있습니다.

 

2)    Cycle to cycle jitter

-      두개의 연이어진 cycle에 걸친 clock period의 변화를 의미합니다.

 

-      일반적으로 random group 내에서 peak 값으로 보고됩니다.

 

-      이 값은 high frequency jitter를 결정하는 데 사용됩니다.

 

3)    Long term jitter

-      이상적인 위치로부터의 clock edge의 편차를 의미합니다.

 

-      Long term jitter은 여러 cycle에 걸쳐 이상적인 위치에서 clock의 output 변화를 측정합니다.

 

-      예를 들어, 주기가 20ns인 clock의 경우 clock edge가 20ns, 40ns 등에 도달해야 합니다. 따라서 10번째 edge가 201ns이면 10번째 edge에 대한 long term jitter은 1ns라고 할 수 있습니다.

 

4)    Phase jitter

-      Phase noise는 일반적으로 서로 다른 frequency offsets의 noise values 또는 frequency 범위에 걸친 연속 noise의 plot로 설명됩니다.

 

-      Phase jitter는 특정 스펙트럼에 걸친 phase noise의 통합이며 second로 표현됩니다.

 

Phase jitter는 반송파(FC)를 기준으로 두 offset 주파수 사이에 포함된 phase noise energy의 양입니다.

 

5)    Time interval error (TIE)

-      TIE는 기준점에서 측정된 이상적인 위치에서 해당 edge에 대한 시간 편차입니다.

 

-      TIE는 phase noise의 분리된 시간 영역 표현으로, seconds 또는 pico-seconds로 표현됩니다.

 

 

4.     Lock time

-      Lock time이란 얼마나 빨리 주파수가 안정화되는 지를 의미합니다.

 

-      PLL의 기준 clock와 feedback clock이 주파수와 위상이 일치하면 lock되어있다고 부릅니다. 이 때, lock 상태에 도달하는 데 필요한 시간을 lock time이라 합니다.