티스토리 뷰

반도체 공정 및 설계/ASIC 설계

floorplan

혜숑(hyeshong) 2022. 12. 27. 08:57

목차



    반응형

    효율적인 floorplan를 위한 기본 가이드 라인

     

    -      아날로그 및 디지털 블록의 동작 특성을 파악하여 전력 소모, 노이즈 등을 고려

    -      전체 면적을 최소화 하도록 불필요한 빈 공간이 없도록 배치

    -      최단 거리의 배선

    -      매칭이 중요한 레이아웃 우선으로 배치

    -      바이어스 공급 블록 또는 제어신호 공급 블록은 중앙부에 배치

    -      되도록 직사각형에 가깝게 전체 모양을 조정

     

    전체적으로 남는 면적이 생기면 VDD와 GND 사이의 전원 안정화를 위한 캐패시터를 배치하거나 차후에 메탈레이어만 수정하여 배선을 바꾸어 회로를 변경시킬 수 있도록 할 수 있는 dummy cell을 넣는다.

     

    전체 칩의 주요 블록 특성 확인

    -  고속의 동작을 요구하는 블록

    -   저잡음 특성을 요구하는 블록

    -   매칭 특성이 요구되는 블록 파악

     

    Floorplan

    - 클록 신호의 배선은 배선 라인의 기생 저항 성분 및 기생 캐패시턴스 성분을 고려

    - 전원 배선은 아날로그 블록과 디지털 블록(레이아웃 면적 최소화)에 공급되는 전원 전압과 전원 노이즈를 고려

     

    반응형

    '반도체 공정 및 설계 > ASIC 설계' 카테고리의 다른 글

    ASIC & IP  (0) 2022.12.27
    커스텀 레이아웃(Custom layout)  (0) 2022.12.27
    Vi/Vim 편집 단축키  (2) 2022.12.15
    Jitter  (0) 2022.12.08
    ESD [Electro Static Discharge]  (0) 2022.12.07