목차
 
홈
 
추천천
 
loading
본문 바로가기 메뉴 바로가기
ASIC & IP

셀 라이브러리사용자의 특정한 용도에 적합하도록 만들어지는 주문형 집적회로를 설계하는 방식으로 분류하면 완전주문형 IC, 반주문형 IC, FPLD(Field Programmable Logic Device) 로 나눌 수 있다. SOG레이아웃은 기본 셀이라 불리는 셀이 2차원 배열로 이루어지며 NAND 또는 NOR 게이트 구조로 구성 표준 셀 방식이미 동작과 성능이 검증된 기본 논리 게이트를 포함한 논리 블록들이 표준셀이라는 이름으로 모아져 있는 데이터베이스(이를 셀 라이브러리라 부름)를 활용  IP이미 기능 및 성능이 검증된 것들을 재사용하는 셀 1.     하드웨어 IP-  Hard IP : 특정한 공정의 설계 규칙에 따라 레이아웃으로 완성되어 있는 IP-  Firm IP : 특정 공정에 따라 합성까지만 ..

반도체 공정 및 설계/ASIC 설계 2022. 12. 27. 09:12
커스텀 레이아웃(Custom layout)

DRC회로도 데이터를 참고하여 레이아웃을 완성하면 각 레이어들이 공정에서 제공하는 여러 설계 규칙을 잘 만족하고 있는지 검증하는 과정 LVS- DRC 검증을 통해 레이어들 간의 설계 규칙의 검증이 완료되면 레이아웃 데이터와 회로도 데이터가 일치하는지 여부를 알아보는 것 - 레이아웃 데이터와 회로도 데이터의 비교 검증 LPE ( Layout Parastic Extraction)레이아웃 데이터로부터 기생적인 RC 성분을 추출하는 것  Placement1.     배치 설정 및 검사하기2.     DFT 및 전원 설정하기3.     배치 및 최적화하기4.     클록 트리 합성하기   레이아웃 검증 - 레이아웃 검증 툴 선정 및 DRC 수행1.     커스텀 레이아웃하기2.     DRC 실행하기3.     ..

반도체 공정 및 설계/ASIC 설계 2022. 12. 27. 09:07
floorplan

효율적인 floorplan를 위한 기본 가이드 라인  -      아날로그 및 디지털 블록의 동작 특성을 파악하여 전력 소모, 노이즈 등을 고려-      전체 면적을 최소화 하도록 불필요한 빈 공간이 없도록 배치-      최단 거리의 배선-      매칭이 중요한 레이아웃 우선으로 배치-      바이어스 공급 블록 또는 제어신호 공급 블록은 중앙부에 배치-      되도록 직사각형에 가깝게 전체 모양을 조정 전체적으로 남는 면적이 생기면 VDD와 GND 사이의 전원 안정화를 위한 캐패시터를 배치하거나 차후에 메탈레이어만 수정하여 배선을 바꾸어 회로를 변경시킬 수 있도록 할 수 있는 dummy cell을 넣는다. 전체 칩의 주요 블록 특성 확인-  고속의 동작을 요구하는 블록-   저잡음 특성을 요구..

반도체 공정 및 설계/ASIC 설계 2022. 12. 27. 08:57
반도체 수명시험·Latch-up·ESD 총정리 | EM 수명식, HBM·CDM 모델, 방지 설계

한 줄 요약반도체 신뢰성에서 자주 나오는 세 가지 주제는 수명(가속) 시험, 래치업(Latch-up), ESD(정전기 방전)입니다. 이 글은 요점 메모에 가깝고, 맨 아래에 래치업이 생기는 원리와 방지법, ESD 모델 비교, 전자이동(EM) 수명 식을 추가했습니다.수명 시험 평가 ⭐ 가속 수명 시험의 목적일정한 기간 동안 주어진 조건 하에서 연관된 factor들이 많기 때문에 가속 계수를 이용한 방법을 가속 수명 시험이라 한다.⭐ 고장률 수명 곡선은 Bath Tube 형태이고 3가지가 있다.⭐ 반도체 고장 유형 분석의 목적가속 계수를 산출함으로써 신뢰성(예상 수명시간)을 예측할 수 있고 개선 대책을 수립할 수 있다. ⭐ 수명 시험에서 발생 가능한 고장 유형 - Electro-Migration (EM) 의..

반도체 공정 및 설계/패키지 & 설계 & 검증 2022. 12. 26. 13:06
반도체 신뢰성 평가 총정리 | THB·HAST·PCT·TC·HTOL 시험 차이와 가속계수

한 줄 요약반도체 신뢰성 평가는 제품이 실제 사용 환경에서 정해진 기간 동안 정해진 기능을 유지하는지를, 온도·습도·전압 같은 스트레스를 높여(가속) 짧은 시간에 확인하는 시험입니다. 아래 본문에서 개념과 대표 시험을 다루고, 맨 아래에서 시험 항목 비교와 가속 모델을 정리합니다.- 신뢰성 평가 정의가속 환경과의 stress 조건 비를 시간으로 환산한 가속계수를 이용하여 높은 신뢰성의 경쟁력 있는 제품을 확보하는 것 - 신뢰성의 정의정해진 사용 환경과 조건에서 의도하는 기간 정해진 기능을 발휘하는 확률 - 환경 가속 시험 목적신뢰성 시험은 제품이 사용 중에 노출될 수 있는 환경에 대하여 충분한 내성을 가지고 있는지 평가하기 위하여 실시하는 시험Fab이나 조립 공정 과정에서 발생될 수 있는 다양한 형태의 ..

반도체 공정 및 설계/패키지 & 설계 & 검증 2022. 12. 26. 13:01
Vi/Vim 편집 단축키

Vi/Vim 단축키 많이 쓰는 것 gf: 파일 열림 ctrl + 6 : 돌아가기 w, b : 단어 앞 뒤로 이동 yy : 한 줄 복사 dd: 한줄 지우기 p : 붙여넣기 u : 뒤로가기(실행 취소) x: 뒤로가기 r : 한 글자 바꾸기 ~: 대소문자 치환 :vs 비교하는거 창 두개 띄워서 gg: 맨 처음으로 가는 것 shift + g : 맨 마지막으로 가는 것 ^ : 문장 맨 앞으로 이동 $ : 문장 맨 뒤로 이동 shift + v + g + y + p : 전체 복붙 ctrl + v : 블록 자체를 복사하여 띡 붙일 수 있음. tar -xvf 파일이름.tar (tar 푸는것) :w : 저장 :q : 닫기 :숫자 : 입력한 숫자 줄로 이동 :vs :세로로 분할된 창 열기 v : 비주얼 모드로 블럭 지정이 ..

반도체 공정 및 설계/ASIC 설계 2022. 12. 15. 22:51
이전 1 2 3 4 5 6 ··· 8 다음
이전 다음

티스토리툴바


※ 해당 웹사이트는 정보 전달을 목적으로 운영하고 있으며, 금융 상품 판매 및 중개의 목적이 아닌 정보만 전달합니다. 또한, 어떠한 지적재산권 또한 침해하지 않고 있음을 명시합니다. 조회, 신청 및 다운로드와 같은 편의 서비스에 관한 내용은 관련 처리기관 홈페이지를 참고하시기 바랍니다.